新知特寫

首頁> 新知特寫> 超薄晶片堆疊技術提升高頻寬記憶體堆疊密度,具緩解 AI 記憶體瓶頸潛力
超薄晶片堆疊技術提升高頻寬記憶體堆疊密度,具緩解 AI 記憶體瓶頸潛力 AI Memory Bottleneck May Ease as Ultrathin Chip Stacks Quadruple High-Bandwidth Memory Density
AI 應用如 ChatGPT、生成式 AI 與自駕車,需要在極短時間內讀取並處理大量資料,因此高頻寬記憶體(High-Bandwidth Memory, HBM)已成為影響 AI 加速器效能的關鍵。HBM 採用多層記憶體晶片垂直堆疊的封裝架構,以在有限空間內整合更多記憶體。然而,當晶片厚度降至微米等級、堆疊層數持續增加時,晶片於製程中更容易產生彎曲、翹曲或破裂等問題,使先進封裝面臨更大的技術挑戰。韓國浦項科技大學(Pohang University of Science and Technology, POSTECH)與韓國生產技術研究院(Korea Institute of Industrial Technology, KITECH)研究團隊開發出結合轉印(Transfer Printing)與原位鍵結(In-situ Bonding)的新製程。轉印可將超薄晶片精準放置於預定位置;原位鍵結則可在晶片定位的同時,同步完成晶片之間的電路連接。前述技術使晶片對位、堆疊與電性連接可在同一製程中完成,降低超薄晶片於製程中受損的風險。實驗顯示,研究團隊成功堆疊超過 10 層、厚度約 14 微米的超薄矽晶片,且各層晶片仍能維持高精度排列,封裝翹曲亦明顯降低;其堆疊密度約為現有 12 層 HBM 結構的 4 倍。未來若順利實現商業化,可望提升 AI 半導體與次世代記憶體效能,並進一步應用於小晶片(Chiplet)異質整合及 Micro-LED 顯示器製造。
2026/07/08
https://techxplore.com/news/2026-07-ai-memory-denser-ultrathin-chip.html
TechXplore
薛孝亭